0430 ~ 0501 CPLD課程應用於新數位乙級檢定研習

張貼者:2011年4月15日 上午9:40teacher kuo   [ 已更新 2011年4月15日 上午10:02 ]

一、 研習目的:

雖然CPLD技術已經不是最新的技術,但是在電子產業裏都可以看到CPLDIC,今年特別是數位乙級檢定採用EPM3064ALC-44 CPLD晶片,此舉是代表學術界要進步到與產業人才需求結合,把相關技術投入更多在台灣電子產業供應鏈上,CPLD本來就是高中職一直引倚為重的核心課程,但是數位乙級檢定也一直是各高中職學校看重標竿,本研習課程主要幫助老師進行 CPLD/的系統學習,以新數位乙級檢定實踐為例,深入探討目前業界最新、最流行的工具,我們主題是以最新數位乙級檢定與教學課程互相結合,讓教學跟檢定完全合而為一,不必再特別學習數位乙級檢定部分,只要上了一學期的實驗課,學生就有能力報考數位乙級檢定,在目前高中職的實習課時數不多的情形下,只有使用這種方法才是最有效率的教學方法,僑高科技CPLD教學工具一直深受各界學校老師喜愛,因為我們研究這領域已經有數十年之久,講授CPLD最具彈性設計方法,一切都變成最簡潔的開發流程。每次課程都配有相關實驗,每個在CPLD實驗都可印證數位乙級檢定在CH-100實驗平台上進行,研習老師可以根據自身教學需要選擇三項試題。通過實驗,老師可以更好理解消化課堂知識,技術水準會得到迅速提高,教學品質大大提升。

主要對象

1.CPLD實習課程教師

2.數位邏輯實習課程教師

3.微處理機實習課程教師

4.數位乙級檢定教師等

教學重點

重點講述如何用VERILOG HDL硬體描述語言,跟VHDL硬體描述語言在ALTERA的整合開發環境下,以合理的邏輯理論描述出一個活生生的硬體電路。本課程通過理論與多個實驗的結合,讓學員能夠充分理解與掌握CPLD在數位乙級檢定的過程中應用於一般實習課之建立。

教學目標

培養老師熟練掌握和使用基於CPLD的數位系統開發工具、開發流程(ALTERA),能夠獨立解決開發中常見問題,增進教學能量,進行成熟的CPLD除了上實習課外,也可做出數位乙級的考題,一樣是教學可以有一舉數得之功效。 

二、時間:4/30 (星期)上午08:30至下午05:00

三、地點:國立花蓮高工資訊科

四、預估人數:30

PS:

1.本研習需焊接電路板,請參加人員自備焊接用手工具。

2.本項研習接受學生及社會人士報名,但是需繳交500元材料費用。

3.本項研習教師免費參加,請報名教師準時出席。

Ċ
teacher kuo,
2011年4月15日 上午9:42
Comments